Thin film transistor circuit and its manufacturing.

Patent

Number:

FP0471628

Publication

date:

1992-02-19

Inventor(s):

NAGAE YOSHIHARU (JP); SAITO TAKESHI (JP); OKAZAKI SATOSHI (JP); AKIMOTO YASUMASA (JP); KITAMURA TERUO (JP); MORI YUJI (JP); MIKAMI YOSHIRO (JP); KUWABARA KAZUHIRO (JP); HAYAMA HIROSHI (JP); ASADA HIDEKI (JP); ASAKA KENJI (JP); NAKAMURA KAZUNORI (JP); KUBOZONO KENICHI (JP); KOBAYASHI

MASAYOSHI (JP); KANEKO EIJI (JP)

Applicant(s):

GTC KK (JP)

Requested

Patent:

□ JP4094115

Application

Number:

EP19910420089 19910319

Priority

Number(s):

JP19900212324 19900809

IPC

Classification:

H01L21/027; H01L21/033; H01L21/84

EC

Classification:

H01L21/027B6B, H01L21/84

Equivalents:

JP2587124B2

Cited

Documents:

EP0365169; EP0402942; EP0193820; US3564135; JP2021612

Abstract

A method of making a thin film transistor circuit wherein the method includes at least one step of a printing process for preparing ink patterns to define the area to be affected by the application of an

etching process. The invention relates also to a thin film transistor circuit obtained accordingly.

,

Data supplied from the esp@cenet database - I2

⑩ 日本国特許庁(JP)

⑩ 特 許 出 願 公 閉

◎ 公 開 特 許 公 報(A) 平4−94115

@Int. Cl. 5

識別記号

庁内整理番号

43公開 平成4年(1992)3月26日

H 01 L 21/027

7352-4M 9056-4M

H 01 L 21/30 29/78 3 6 1 R F× 3 1 1

審査請求 未請求 請求項の数 4

(全8頁)

60発明の名称 薄膜トランジスタ回路の製造方法および薄膜トランジスタ回路

> 願 平2-212324 ②)特

@出 願 平2(1990)8月9日

東京都中央区東日本橋1-6-5 株式会社ジーティシー 長 江 慶 冶 明者 個発

> 殺 東京都中央区東日本橋1-6-5 株式会社ジーティシー 藤

東京都中央区東日本橋1-6-5 株式会社ジーテイシー @発 明 者 出 崎 暁

@発 明 秋 本 媠 匡 東京都中央区東日本橋1-6-5 株式会社ジーテイシー 者

東京都中央区東日本橋1-6-5 の出 類 人 株式会社ジーテイシー

弁理士 志賀 正武 外2名 70代 理 人

斉

最終頁に続く

@発

明 客

1. 発明の名称

薄膜トランジスタ回路の製造方法および薄膜ト ランジスタ回路

- 2. 特許請求の範囲
- (1) 薄糠トランジスタ回路の製造方法におい て、少なくとも一回のエッチング用レジストパタ ーン形成を、印刷法により行うことを特徴とする 薄膜トランジスタ回路の製造方法
- (2)請求項第一項記載の薄膜トランジスタ回 路の製造方法において、印刷法によるエッチング 用レジストパターン形成を、被エッチング薄膜上 に塗布されたフォトレジスト膜のうえに形成する ことを特徴とする薄膜トランジスタ回路の製造方
- (3)請求項第二項記載の薄膜トランジスタ回 路の製造方法において、被エッチング薄膜面積に くらべて加工面積が小さい場合には、ネガ型フェ トレジスト膜のうえに印刷法によるレジストパタ

ーンを形成することを特徴とする薄膜トランジス 夕同路の製造方法

(4) ゲート長を印刷注による最小パターン加 工寸法とし、ゲートと各コンタクトホール間の長 さを印刷法による位置合わせ精度の限界寸法以上 とした構造を有することを特徴とする解膜トラン ジスタ回路

3. 発明の詳細な説明

[産業上の利用分野]

本発明は、薄膜トランジスタ回路の製造方法、 詳しくは、大面積のガラス基板上に大規模な薄膜 トランジスタ回路を形成する方法ならびにこれに よって得られる薄膜トランジスタ回路に関する。 「従来の技術】

液晶ディスプレイ等の表示素子の駆動方法には、 種々のものが知られているが、中でもアクティブ マトリクス方式と呼ばれ、ガラス基板上に半導体 菩膜を形成して、この半導体幕膜を用いてダイオ ドのような非線形象子やトランジスタ等のスイッ チング素子をマトリクス状に配列してなる基板を

特開平4-94115 (2)

作成し、該スイッチング素子によって多数の画象 となる液晶などの表示体を駆動するものが、近年 注目されている。

このような技術は、たとえばリキッドクリスタル・テレビジョン・ディスプレイズ: ブリンシブル・アンド・アプロケーションズ・オブ・リキッドクリスタルズ (KTKサイエンティフィックパブリッシャーズ刊、1987年)、第7章、211-277頁に詳しく記述されている。

第6図はスイッチング素子として薄膜トランジスタ20を用いたアクティブマトリクス駆動型液晶ディスプレイの等価回路を示したものである。 第6図中では、1回素は液晶セル23とこれを駆動する薄膜トランジスタ20で構成されており、 各画素はそれぞれマトリクス状に走査練21、信号練22によって接続されている。

次に、薄膜トランジスタの構造の一例を第7図に示す。第7図中符号31はポリシリコン、32はソース、33はドレイン、34はゲート、35 はソース・33はドレイン、34はゲート、35

ところが、上記電光装置では、光学系における解像力の制約から、現在一度に電光できる領域の大きさは100~150mm角程度が限界とされている。したがって、これより大きなサイズの画面を開光しようとすると、画面を分割して何回も電光するステッパ方式等が必然的となる。また高い位置合わせ精度も必要になる。

このような蓄光装置でメータサイズの基板に散

は電極取りだし用コンタクトホール、3 8 は ガラス 基板である。また、それぞれの配線用メタル電極 3 6 は第 6 図の走査線 2 1 及び信号線 2 2 にそれぞれ接続されている。

小型テレビやOA用端末装置に用いるアクティブマトリクス駆動型液晶ディスプレイでは、液晶セルの画素のサイズは小さなものでは数十μm角程度となり、それにともない脊膜トランジスタのサイズも数~十数μmという数細なものが必要である。

このような数細な薄膜トランジスタを形成でするパターニング法として、現在電光装置によるフェトリゾグラフィ法が主に用いられている。こっか法では、ミラーブロジェタション方式やステッパ方式の露光装置を用いて、30~40cm角のがラス基板に、解像力3~4μm、位置合わせ特度士1μm。基板1枚1工程あたり約数分のスループットで、微細パターンが形成できる。

[本発明が解決しようとする課題]

近年では、HDTVに代表される大容量、大画

細パターンを形成しようとすると、適面を百分割程度に分割して多数回露光しなければならない。このように多数回露光を繰り返すということは、基板の移動、停止、露光というステップアンドリピート動作を多数回くりかえさなければならず、基板1枚1工程当たりのスループットが数10分かかることになり、生産性の点で大きな問題になっている。

また、画面を多数回分割して露光するためには、各露光領域を高い精度でつなぐための高い位置合わせ精度が必要になる。しかし、メータサイズの大面積で生数μmの位置合わせを行うことは、非常に困難であり、このためディスプレイ上でのわずかなつなぎのズレが画像欠陥として目立ち、高調質なメータサイズの液晶ディスプレイを実現するうえで大きな問題となっている。

本発明は、上記課題を解決するためになされた ものであり、メータサイズの大面積の基板上に多 数の製細な薄膜トランジスタ回路をマトリクス状 に高スループットで形成する方法を提供すること を目的としている。

[課題を解決するための手段]

[作用]

ステッパ方式のフォトリングラフィ法の換わりに印刷法を用いてエッチング用のレジストパターンを形成することによって、一回の印刷で大面積のレジストパターンを形成できるので、生産性良く大面積のアクティブマトリクス駆動型ディスプレイを実現できる。また、印刷する表面にあらか

じめ従来から用いられているフォトリゾグラフィ 用のフォトレジストを塗布しておくことによって、 印刷用インキに含まれる不純物が半導体薄膜や金 **嶌薄膜等を汚染することを防ぐことが出来る。さ** らには、スタガ構造の薄膜トランジスタ回路にお いて、ゲート長を印刷法による最小パターン加工 寸法とし、これにイオン注入法を組み合わせてソ ース領域およびドレイン領域を形成することによっ て、個々の薄膜トランジスタの寄生容量成分を最 小に出来、これにより高速動作が可能になり、メ ータサイズのディスプレイを実現できる。また、 ゲートと各コンタクトホール間の長さを印刷法に よる位置合わせ精度の限界寸法以上と広くするこ とにより、ゲートと配象用メタル電極間のショー トを防止することが出来、薄膜トランジスタの無 欠陥化が図れ、メータサイズのディスプレイの高 衝質化が図れる。

本発明で含う薄膜トランジスタ回路とは、 ガラス 基板 などの基板に設けられる個々の薄膜トランジスタそのものと、これら薄膜トランジスタのソ

ース等の電極に接続される基板上の走登線、信号線、 画素電極および抵抗、コンデンサーなどを包含するものである。

【実施例1】

第1図に、本発明の一実施例を示す。本実施例 は、印刷法として数ある印刷法のうち凹版オフセッ ト法を用いた例である。凹版11は、インキをの こすべきパターンをエッチングなどにより周囲よ り凹ませて形成してある。この凹版11にインキ 12を塗布した後、ドクタープレード13により 余分なインキを取り除く。(a) 次に、ブラン ケット(転写ロール)14を凹版に接触させなが ら回転させて凹版11上のインキパターンをブラ ンケット(転写ロール)14の表面に転写する。 (b) (c) さらに、このブランケット(転写 ロール)14をガラス基板15上に形成してある Si, Ai, SiO,等の被加工再膜16に接触 して回転させてブランケット(転写ロール)14 の表面のインキパクーンを被加工薄膜16の上に 再度転写する。(d)(e) その後、インキを

乾燥してウェットあるいはドライのエッチングに より被加工薄膜 1 6 を加工する。このようにして 薄膜を加工することにより大面積の回路業子を生 産性良く加工することが出来る。

生産ラインでは、第2図に示すように円向状の 凹版41、円筒状のブランケット(転写ロール) 42、一定速度で動くベルト43を配置して、ベルト43のうえにガラス基板44を乗せて移動させながらインキでパターニングを連続的に行う。

また、ここで用いるインキはエッチング工程の ダメージに耐える組成のものであることはもちろ んであるが、被加工課額にたいして汚染物質を極 力排除した組成であることも重要である。

以上の説明では、一種の存譲をエッチングによりパターニングする方法を説明したが、 神験トランジスタ回路などの回路繁子は、 通常4回から多いときは10数回のパターニングが必要である。 第3図(d)に示した構造の薄膜トランジスタ回路を製造するには第5図に示すように4回のパターニングを行う。すなわち、最初にガラス基板5 」の上にポリシリコン薄膜 5 2 を 0 . 1 μ m 程度 の厚さに形成して、このポリシリコン薄膜 5 2 を 上記の印刷法を用いてパターニングする。

(第一回パターニング、第3図(a))

次に、ゲート絶縁限53としてSiO。をO.
1μm、ゲート電極としてポリシリコン薄膜54
をO. 1μm程度の厚さに連続して形成する。その後用び、上記の印刷法を用いてパターニングして、イオン打ち込みによりn 化する。(第二回パターニング、第3図(b))次に、絶縁膜55.
としてSiO。をO. 3μm形成する。ここでソース、およびドレインの電極を引き出すため上記の印刷法を用いてコンタクトホール56のパターニングを行う。(第三回パターニング、第3図(c))

最後に、電極としてA1等膜57を形成して上記の印刷法を用いてパターニングして薄膜トランジスタが完成する。(第四回パターニング、第3図(d))

さらに、ITOなどの透明電極を形成して、被

いて紫外線によりフォトレジストを露光、現像すると第4図(c)のようになる。

次に、CF・+3%O・ガスを用いてポリシリコン薄膜62をエッチングし(第4図(d))、インキおよびフォトレジストを剝離する。こうしてポリシリコン薄膜62のパターニングを完了する。

このような工程をくりかえして所定の回路素子を製造することは、第一の実施例に示した通りで

また、フォトレジストにはポジ型と本が型があるのが知られているが、被加工面積が全体の面積に比べて非常に小さい場合、例えば被エッチング 薄膜の面積を100とした時、加工面積が20以下、好ましくは10以下の場合、すなわち面積比が20%以下、好ましくは10%の場合には、キが型フォトレジストを使用する方が欠陥の発生を少なくすることが出来る。

この製造方法で、発明者らは審膜トランジスタの製造をテストして、最小線幅 1 0 μm の薄膜トランジスタが良好に製造できることを確認してい

品ディスプレイ用薄膜トランジスタ基板として、カラーフィルターを構えた対向ガラス基板と組み合わせて、その間隙に液晶材料を封入して大面積の液晶ディスプレイを容易に製造することが出来る。

[実施例2]

本実施例は、被加工薄膜のうえにフォトレジストを塗布した後に、印刷法によりパターニング加工するものである。本実施例を第4図を用いて説明する。第4図(a)は、カラス基板61上にポリシリコン薄膜62を0.1μm程度形成したものである。この上に、ポジ型のフォトレジスト(Ο F P R - B 0 0 3 0 C P 東京応化)63を1μmの膜原に塗布した。

そのうえに実施例1で説明した印刷法を用いてインキ64でパターニングする。このとき使用したインキは、カーボンブラックをメラミン系熱硬化性樹脂に混入させ、紫外線遮断特性を有する印刷インキである。この状態を第4図(b)に示す。

この後、インキ層側から超高圧水銀ランプを用

5 .

この実施例による製造方法では、インキが直接被加工確擬に触れることがないので、インキから発生する恐れのある有害不純物で被加工確膜を汚染することは無い。

[実施例3]

 ンタイプのサスペンドメタルスクリーン版を用いた。

印刷機は、ニューロング社製15GT、インキは東洋インキ製造(株)製ツルダーレックスKー1000、印刷条件は印刷速度約30cm/s、印刷圧力3.3kg/cm゚のエアー圧力、版と被印刷物の間隙1.8mm、スキージの硬度75、角度75度とした。この条件で、上記乾燥後のフェトレジストの上に印刷した。印刷後、紫外線によりフェトレジストの露光、現像を行ない、同時にインキも溶解除去した。その後、ポストベーク(150°C20分)を行ない、ポリシリコン薄膜上にフェトレジストパターンを形成した。

この工程ののち、ポリシリコン薄膜のエッチングを行ないポリシリコン薄膜のパターニングを完了する。以後、この線返しにより回路業子を製造することは、前記した実施例の通りである。

本実施例では、凹版オフセット印刷法に比べ、 レジストパターンにおけるピンホールの発生が少ないことが特徴である。但し、パターン精度は凹

なお、第5図においてゲート長をde、ゲートとコンタクトホールまでの間隔をdeとする。発明者らは、deをパターニング可能な最小線幅10μmとし、さらにイオン注入法をくみあわせてソースおよびドレイン領域を形成することにより薄膜トランジスタの寄生容量を最小にし、さらに、deを最小アライニング精度(位置合わせ精度)20μmとしてゲートと配線用メタル電優間のショートを防止した。

この構造によれば、薄膜トランジスタ回路の無 欠陥化が図られ、メータサイズの液晶ディスプレ ィの高面質化が実現できる。

[発明の効果]

以上説明したように、本発明によれば大面積の基板上に多数の微細でかつ動作性が良好で欠陥の少ない薄膜トランジスタ回路をマトリクス状に高効率で形成することができる。よって、大面積、高面質のアクティブマトリクス駆動型液晶ディスプレイを生産性よく製造することが可能となる。4. 図面の簡単な説明

版オフセット印刷法が優れているとの実験結果を 得ている。

〔実施例4〕

ここで薄膜トランジスタとして第3図(d)と おなじ構造の薄膜トランジスタを第5図に示す。

第1図は、本発明の製造方法の基本的な一例を 工程順に示した概略説明図、第2図は、本発明の 製造方法の具体的な製造例を示す概略斜視図、第 3 図は、本発明の製造方法の他の例を具体的に工 程順に示した概略説明図、第4図は、本発明の製造方法の他の例を具体的に工 造方法の他の例を工程順に示した概略説明図、第 5 図は本発明の薄膜トランジスタ回路の例を示す 概略断面図、

第6図は、薄膜トランジスタ回路を用いたアクティブマトリクス駆動型液晶ディスプレイの等価回路図、第7図は、薄膜トランジスタの構造を示す機略断面図である。


- 11 四版
- 12 インキ
- 13 ドクターブレード
- 14 ブランケット(転写ロール)
- 15 ガラス基板
- 16 被加工商票
- 5 1 ガラス基板
- 5.2 ポリシリコン薄膜

特開平4-94115(6)


- 53 ゲート絶縁膜
- 54 ポリシリコン育農
- 5 5 絶縁膜
- 56 コンタクトホール
- 57 アルミニウム解膜
- 61 ガラス基板
- 62 ポリシリコン群膜
- 63 フォトレジスト
- 64 424

出願人 株式会社 ジーティーシー


第1図




第2図




第4図












第3図




第5図



第6図



第 7 図



第1頁の続き								
@int. Cl. 5				識別記号			庁内整理番号	
	02		1/1343 1/136 7/16		500		9018-2K 9018-2K 9018-2K 7818-2H	
н	01 1		29/40 29/784			Α	7738—4M	
@発	明	者	北	村	輝	夫	東京都中央区東日本橋 1 - 6 - 5 内	株式会社ジーテイシー
@発	明	者	森		祐	=	東京都中央区東日本橋 1 - 6 - 5 内	株式会社ジーテイシー
@発	明	者	=	上	佳	朗	東京都中央区東日本橋 1 - 6 - 5 内	株式会社ジーテイシー
@発	明	者	桑	原	和	広	東京都中央区東日本橋 1 - 6 - 5 内	株式会社ジーテイシー
@発	明	者	葉	山	1	浩	東京都中央区東日本橋 1 - 6 - 5 内	株式会社ジーテイシー
個発	明	者	浅	æ	秀	樹	東京都中央区東日本橋 1 - 6 - 5 内	株式会社ジーテイシー
@発	明	者	浅	香	健	=	東京都中央区東日本橋 1 - 6 - 5 内	株式会社ジーテイシー
@発	明	者	中	村	_	範	東京都中央区東日本橋 1 - 6 - 5 内	株式会社ジーテイシー
@発	明	者	久	保 :	蘭 健		東京都中央区東日本橋 1 6 5 内	株式会社ジーテイシー
@発	明	者	小	林	Œ	芳	東京都中央区東日本橋 1 - 6 - 5 内	株式会社ジーテイシー
個発	明	者	金	子	英	=	東京都中央区東日本橋 1 - 6 - 5 内	株式会社ジーテイシー